UG-20040 Arria 10 او Intel Cyclone 10 Avalon Memory-Maped Interface د PCIe لپاره

د چټک پیل لارښود

Intel® Arria® 10 یا Intel Cyclone® 10 GX هارډ IP د PCI Express لپاره* IP کور کې د پروګرام شوي I/O (PIO) ډیزاین شامل ديampد کارولو په پوهیدو کې تاسو سره مرسته وکړي. د PIO پخوانیampلی ډیټا د کوربه پروسیسر څخه هدف وسیلې ته لیږدوي. دا د ټیټ بینډ ویت غوښتنلیکونو لپاره مناسب دی. ډیزاین example کې د Avalon-ST څخه AvalonMM برج شامل دي. دا برخه د PCIe * لینک کې ترلاسه شوي TLPs د AvalonMM حافظې لوستلو او آن چپ حافظې ته لیکي ژباړي.

دا ډیزاین example په اتوماتيک ډول جوړوي fileد Quartus® Prime سافټویر کې سمولو او تالیف کولو لپاره اړین دی. تاسو کولی شئ د Intel Arria 10 GX FPGA پراختیایی کټ ته تالیف شوی ډیزاین ډاونلوډ کړئ. ډیزاین examples د پیرامیټونو پراخه لړۍ پوښي. په هرصورت، په اتوماتيک ډول تولید شوي ډیزاین examples د PCIe IP کور ټول ممکنه پیرامیټونه نه پوښي. که تاسو د نه ملاتړ شوي پیرامیټر سیټ غوره کړئ ، نسلونه ناکام کیږي او د خطا پیغام چمتو کوي.

برسېره پردې، ډیری جامد ډیزاین exampد سمولو لپاره les یوازې په /ip/altera/altera_pcie/altera_pcie_a10_ed/ example_design/a10 او /ip/altera/altera_pcie/ altera_pcie_a10_ed/example_design/c10 لارښودونه.

د لارښود جوړښت

د Avalon®-MM پای ټکی لپاره ډیزاین اجزا

د ډیزاین تولید

1. د پلیټ فارم ډیزاینر پیل کړئ.
   • که تاسو یو موجود .qsys لرئ file ستاسو په لارښود کې، د پرانیستې سیسټم ډیالوګ بکس څرګندیږي. کلیک وکړئ نوی ستاسو د ډیزاین لپاره د Quartus Prime پروژې نوم او د دودیز IP تغیر نوم مشخص کولو لپاره. بیا، کلیک وکړئ جوړ کړئ.
   • که نه، یوه نوې پروژه په اوتومات ډول جوړیږي. بل ګام ته د تګ دمخه یې خوندي کړئ.
2. په IP کتلاګ کې، ومومئ او غوره کړئ Intel Arria 10 / Cyclone 10 هارډ IP د PCI ایکسپریس لپاره. د پیرامیټر مدیر څرګندیږي.
3. په د IP ترتیباتو ټبونه، د خپل IP تغیر لپاره پیرامیټونه مشخص کړئ.
4. د اتصال په پینل کې، لاندې ډمي پیوستون جوړ کړئ: rxm_bar0 to txs غلام انٹرفیس.
   د پلیټ فارم ډیزاینر د Avalon®-MM BAR ماسټر اندازه د Avalon-MM غلام وسیلې سره د هغې له پیوستون څخه ټاکي. کله چې تاسو پخوانی تولید کړئampپه ډیزاین کې، دا اړیکه لیرې شوې.
5. د clock_in او reset_in برخې لرې کړئ چې د ډیفالټ لخوا سمدلاسه شوي.
6. په Exampد ډیزاین ټب، د PIO ډیزاین ستاسو د I لپاره شتون لري
7. لپاره Exampد ډیزاین Files، غوره کړئ سمول او ترکیب
8. لپاره جوړ شوی HDL بڼهیوازې ویریلوګ i
9. لپاره د هدف پرمختیا کټ، غوره کړئ Intel Arria 10 GX FPGA پراختیایی کټ اوس مهال، د انتخاب کولو لپاره هیڅ اختیار نشته د انټیل سایکلون 10 GX پرمختیا کټ کله چې یو پخوانی تولید کړئampد ډیزاین
10. کلیک وکړئ تولید کړئ Exampد ډیزاین. سافټویر ټول تولیدوي fileد سمولو او هارډویر ازموینې چلولو لپاره اړین دي د Intel Arria 10 FPGA پراختیایی کټ.

د ډیزاین سمول

1. د ټیسټ بینچ سمولیشن لارښود ته بدل کړئ.
2. د خپلې خوښې سمیلیټر لپاره د سمولو سکریپټ چل کړئ. لاندې جدول ته مراجعه وکړئ.
3. پایلې تحلیل کړئ.

جدول 1. د سمولو د چلولو مرحلې

سیمالټ	کاري لارښود	لارښوونې
ماډل سیم*	<example_design>/ pcie_example_design_tb/ pcie_example_design_tb/sim/mentor/	vsim غوښتنه وکړئ msim_setup.tcl وکړئ ld_debug چلول - ټول یو بریالی سمول د لاندې پیغام سره پای ته رسیږي، "سیمولیشن د بریالي بشپړیدو له امله ودرول شو!"
VCS*	<example_design>/ pcie_example_design_tb/ pcie_example_design_tb/sim/ synopsys/vcs	sh vcs_setup.sh USER_DEFINED_SIM_OPTIONS=”” یو بریالی سمول د لاندې پیغام سره پای ته رسیږي، "سیمولیشن د بریالي بشپړیدو له امله ودرول شو!"
NCSim*	<example_design>/ pcie_example_design_tb/ pcie_example_design_tb/sim/cadence	sh ncsim_setup.sh USER_DEFINED_SIM_OPTIONS=”” یو بریالی سمول د لاندې پیغام سره پای ته رسیږي، "سیمولیشن د بریالي بشپړیدو له امله ودرول شو!"
Xcelium* موازي سمیلیټر	<example_design>/ pcie_example_design_tb/ pcie_example_design_tb/sim/xcelium	sh xcelium_setup.sh USER_DEFINED_SIM_OPTIONS="" USER_DEFINED_ELAB_OPTIONS="-NOWARN\ CSINFI" یو بریالی سمول د لاندې پیغام سره پای ته رسیږي، "سیمولیشن د بریالي بشپړیدو له امله ودرول شو!"

په هارډویر کې د ډیزاین تالیف او ازموینه

د PCI ایکسپریس ډیزاین ازموینې لپاره د سافټویر غوښتنلیک Exampد Intel Arria 10 GX FPGA پرمختیا کټ په دواړو 32- او 64-bit وینډوز 7 پلیټ فارمونو کې شتون لري. دا پروګرام لاندې دندې ترسره کوي:

1. د ترتیب کولو ځای، د لین نرخ، او د لین عرض چاپ کوي.
2. 0x00000000 په آفسیټ 0x00000000 کې ټاکل شوي بار ته لیکي ترڅو حافظه پیل کړي او بیرته یې ولولي.
3. د ټاکل شوي بار په 0x1234 آفسیټ کې 0xABCD00000000 لیکي. دا بیرته لوستل او پرتله کوي.

که بریالی وي، د ازموینې پروګرام د 'PASSED' پیغام ښکاره کوي
د ډیزاین پخوانی ترتیب کولو لپاره دا مرحلې تعقیب کړئampد Quartus Prime سافټویر کې:

1. د Quartus Prime سافټویر لانچ کړئ او pcie_ex خلاص کړئample_design.qpf file د پخواني لپارهampپورته ډیزاین جوړ شوی.
2. په پروسس کول > مینو، غوره کړئ تالیف پیل کړئ.
   د ډیزاین لپاره د وخت محدودیتونه example او د ډیزاین برخې په اتوماتيک ډول د تالیف پرمهال بار شوي.

د ډیزاین پخوانۍ ازموینې لپاره دا ګامونه تعقیب کړئampپه هارډویر کې:

1. په /software/windows/interop لارښود کې، Altera_PCIe_Interop_Test.zip خلاص کړئ.
   یادونه: تاسو کولی شئ readme_Altera_PCIe_interop_Test.txt ته هم مراجعه وکړئ file په ورته لارښود کې د هارډویر ازموینې چلولو لارښوونو لپاره.
2. د وینډوز کوربه ماشین کې د PCIe لپاره د Intel FPGA وینډوز ډیمو ډرایور نصب کړئ ، د altera_pcie_win_driver.inf په کارولو سره.
   یادونه: که تاسو د ډیفالټ پلورونکي ID (0x1172) یا د وسیلې ID (0x0000) چې د اجزا پیرامیټر ایډیټر GUI کې مشخص شوی ترمیم کړی ، تاسو باید دا هم په کې تعدیل کړئ altera_pcie_win_driver.inf.
   a. پهample_design> ډایرکټر، د Quartus Prime سافټویر پیل کړئ او ډیزاین یې تالیف کړئ (پروسس کول > تالیف پیل کړئ).
   b. پراختیایی بورډ کوربه ته وصل کړئ
   c.  د تولید شوي .sof په کارولو سره FPGA په پراختیایی بورډ کې تنظیم کړئ file (وسیلې > پروګرامر).
   d. د وینډوز وسیلې مدیر خلاص کړئ او د هارډویر لپاره سکین وکړئ
   e. د نامعلوم PCI وسیلې په توګه لیست شوي Intel FPGA غوره کړئ او مناسب 32- یا 64-bit ډرایور ته اشاره وکړئ (inf) په وینډوز_ډرایور لارښود
   f. وروسته له دې چې ډرایور په بریالیتوب سره بار شي، یو نوی وسیله نومیږي د الټرا PCI API وسیله په وینډوز وسیله کې ښکاري
   g. د بس، وسیله، او د فعالیت شمیره مشخص کړئ د الټرا PCI API وسیله په وینډوز وسیله کې لیست شوی
   i. ټب پراخ کړئ، د الټرا PCI API ډرایور لاندې
   ii. ښي کلیک وکړئ د الټرا PCI API وسیله او انتخاب کړئ ملکیتونه.
   iii. د وسیلې لپاره بس، وسیله، او د فعالیت شمیره یاد کړئ. لاندې انځور یو پخوانی ښیيample
   
3. په /software/windows/interop/ Altera_PCIe_Interop_Test/Interop_software لارښود کې، Alt_Test.exe کلیک وکړئ.
4. کله چې اشاره وشي، د بس، وسیله، او د فعالیت شمیره ولیکئ او د BAR شمیره (0-5) غوره کړئ چې تاسو یې د IP کور پیرامیټر کولو پر مهال مشخص کړی. یادونه: ستاسو د هارډویر ترتیب لپاره د بس، وسیله، او فعالیت شمیره ممکن توپیر ولري.
5. که ازموینه بریالۍ وي، ازموینه د PASSED پیغام څرګندوي.

یادونه: د اضافي ډیزاین پلي کولو مرحلو په اړه د نورو جزیاتو لپاره لکه د پن دندې رامینځته کول او د وخت محدودیتونه اضافه کول ، د ډیزاین پلي کولو څپرکي ته مراجعه وکړئ.

اړوند معلومات
Intel Arria 10 GX FPGA پراختیایی کټ

ډیزاین Exampلی تفصیل

د سیګنال نل ډیبګ رامینځته کول File ستاسو د ډیزاین درجه بندي سره سمون لپاره

د Intel Arria 10 او Intel Cyclone 10 GX وسیلو لپاره، د Intel Quartus Prime سافټویر دوه تولیدوي files، build_stp.tcl او .xml. تاسو کولی شئ دا وکاروئ fileد سیګنال نل جوړولو لپاره file د پلټنو نقطو سره ستاسو د ډیزاین درجه بندي سره سمون لري.

د Intel Quartus Prime سافټویر دا ذخیره کوي files په / synth/debug/stp/ لارښود کې.

د Intel Quartus Prime سافټویر په کارولو سره خپل ډیزاین ترکیب کړئ.

1. د Tcl کنسول خلاصولو لپاره، کلیک وکړئ View ➤ د کارونې وینډوز ➤ د Tcl کنسول.
2. په Tcl کنسول کې لاندې کمانډ ټایپ کړئ: سرچینه <د IP اصلي لارښود>/synth/debug/stp/build_stp.tcl
3. د STP تولید لپاره file، لاندې کمانډ ولیکئ: main -stp_file <output stp file name>.stp -xml_file <input xml_file name>.xml-mode جوړول
4. د دې سیګنال اضافه کولو لپاره نل file (.stp) ستاسو پروژې ته، غوره کړئ پروژه ➤ اضافه / لیرې کول Fileپه پروژه کې. بیا، خپل تالیف کړئ
5. د FPGA پروګرام کولو لپاره، کلیک وکړئ وسیلې ➤ پروګرامر.
6. د سیګنال ټاپ منطق تحلیل کونکي پیل کولو لپاره ، کلیک وکړئ Quartus Prime ➤ وسیلې ➤ د سیګنال نل منطق شنونکی.
   د سافټویر نسل سکریپټ ممکن د سیګنال نل استملاک ساعت په کې وټاکي file نوم>.stp. په پایله کې، د Intel Quartus Prime سافټویر په اوتومات ډول یو ساعت پن رامینځته کوي چې د auto_stp_external_clock په نوم یادیږي. تاسو ممکن اړتیا ولرئ په لاسي ډول د مناسب ساعت سیګنال د سیګنال نل په توګه بدل کړئampد هر STP انسټانس لپاره د لینګ ساعت
7. یو بیا جوړ کړئ
8. د خپل IP کور حالت لیدو لپاره ، کلیک وکړئ تحلیل چلول.
   تاسو ممکن سیګنالونه یا سیګنال نل مثالونه وګورئ چې سور دي ، دا په ګوته کوي چې دا ستاسو په ډیزاین کې شتون نلري. په ډیری قضیو کې، تاسو کولی شئ په خوندي توګه دا سیګنالونه او مثالونه له پامه وغورځوئ. دوی شتون لري ځکه چې سافټویر پراخه بسونه رامینځته کوي او ځینې مثالونه چې ستاسو ډیزاین پکې شامل ندي.

د انټیل اریریا 10 پراختیایی کټ کنډویټ انٹرفیس

د Intel Arria 10 Development Kit Conduit Interface سیګنالونه اختیاري سیګنالونه دي چې تاسو ته اجازه درکوي خپل ډیزاین د Intel Arria 10 FPGA پراختیایی کټ سره وصل کړئ. د Intel Arria 10 FPGA پراختیایی کټ اتصال فعالولو غوره کولو سره دا انٹرفیس فعال کړئ په د ترتیب، ډیبګ، او توسیع اختیارونه د GUI د برخې ټب. د devkit_status محصول بندر کې د ډیبګ کولو لپاره ګټور سیګنالونه شامل دي.

جدول 2. د Intel Arria 10 پرمختیایي کټ کنډویټ انٹرفیس

د سیګنال نوم	هدایت	تفصیل
devkit_status[255:0]	محصول	devkit_status[255:0] بس د لاندې حالت نښې لري: devkit_status[1:0]: اوسنی_سرعت devkit_status[2]: derr_cor_ext_rcv devkit_status[3]: derr_cor_ext_rpl devkit_status[4]: derr_err devkit_status[5]: rx_par_err devkit_status[7:6]: tx_par_er devkit_status[8]: cfg_par_er devkit_status[9]: dlup devkit_status[10]: dlup_exit devkit_status[11]: ev128ns devkit_status[12]: ev1us devkit_status[13]: hotrst_exit devkit_status[17:14]: int_status[3:0] devkit_status[18]: l2_exit devkit_status[22:19]: lane_act[3:0] devkit_status[27:23]: ltssmstate[4:0] devkit_status[35:28]: ko_cpl_spc_header[7:0] devkit_status[47:36]: ko_cpl_spc_data[11:0] devkit_status[48]: rxfc_cplbuf_ov devkit_status[49]: reset_status devkit_status[255:50]: ساتل شوی
devkit_ctrl[255:0]	داخلول	devkit_ctrl[255:0] بس د لاندې حالت سیګنالونه لري. تاسو کولی شئ په اختیاري توګه دا پنونه د PCI-SIG اطاعت ازموینې لپاره د بورډ سویچ سره وصل کړئ ، لکه د بای پاس موافقت ازموینې. devkit_ctrl[0]:test_in[0] عموما 1'b0 ته ټاکل شوی devkit_ctrl[4:1]:test_in[4:1] عموما 4'b0100 ته ټاکل شوی devkit_ctrl[6:5]:test_in[6:5] عموما 2'b0 ته ټاکل شوی devkit_ctrl[31:7]:test_in[31:7] عموما 25'h3 ته ټاکل شوی devkit_ctrl[63:32]: عموما 32'b0 ته ټاکل شوی devkit_ctrl[255:64]: عموما 192'b0 ته ټاکل شوی

A. د Intel Arria 10 او Intel Cyclone 10 GX Avalon Memory-mapped Hard IP د PCIe ډیزاین Ex لپاره د سند بیاکتنې تاریخampد کارونکي لارښود

نیټه	نسخه	بدلونونه رامنځته شول
2022.01.13	17.1	اضافه شوي وضاحت چې د ډیزاین ازموینې لپاره سافټویر غوښتنلیک example په وینډوز 7 پلیټ فارمونو کې شتون لري.
2017.11.06	17.1	لاندې بدلونونه یې کړي: د Intel Cyclone 10 GX وسیلو لپاره ملاتړ اضافه شوی. د ډیزاین تولید کې رامینځته شوي ډمي اړیکو لپاره توضیحات اضافه شوي موضوع
2017.03.15	16.1.1	د Intel په توګه بیا نومول شوی.
2016.10.31	16.1	ابتدايي خوشې کول.

اسناد / سرچینې

intel UG-20040 Arria 10 او Intel Cyclone 10 Avalon Memory-Maped Interface د PCIe لپاره [pdf] د کارونکي لارښود UG-20040 Arria 10 او Intel Cyclone 10 Avalon Memory-Maped Interface for PCIe, UG-20040, Arria 10 او Intel Cyclone 10 Avalon Memory-Maped Interface for PCIe

حوالې

• د کارن لارښود